芯動(dòng)科技擁有業(yè)界領(lǐng)先的頂層架構(gòu)設(shè)計(jì)能力，在 HPC,、AI,、汽車等應(yīng)用領(lǐng)域擁有成熟的解決方案,。借助自研IP和成熟的子系統(tǒng)設(shè)計(jì),，我們能夠快速完成頂層代碼集成,，實(shí)現(xiàn)最優(yōu) PPA,。同時(shí)，芯動(dòng)科技擁有一支精通前端設(shè)計(jì)和驗(yàn)證流程的專家團(tuán)隊(duì),，能夠確保設(shè)計(jì)的安全性和可靠性,。
定制化的 IP 設(shè)計(jì)
SoC 架構(gòu)設(shè)計(jì)
基于拓?fù)浠?Mesh 架構(gòu)的 NoC 總線
SoC 集成與綜合
PPA 優(yōu)化
CDC/RDC 檢查
時(shí)序優(yōu)化
一致性檢查
主流廠商 VIP 全套
自主搭建的 QEMU 虛擬 Co-Sim 平臺,，用于系統(tǒng) bug 定位
成熟的系統(tǒng)仿真 Testsuit 和自動(dòng)化回歸工具,，用于提高代碼覆蓋率
高效直觀的性能和功耗分析工具
比 EDA 仿真快 1,000–400,000 倍
領(lǐng)先的硬件裝機(jī)量和豐富的 SpeedBridge Boards,，適用于大規(guī)模芯片驗(yàn)證
提供真實(shí)應(yīng)用場景激勵(lì)對終版設(shè)計(jì)進(jìn)行硅前壓力測試
提供硅前軟件開發(fā)和測試平臺
用于 IP/子系統(tǒng)驗(yàn)證的靈活平臺和用于 SoC 驗(yàn)證的超大規(guī)模 FPGA 集群平臺,。
自動(dòng)化的 FPGA Partition 技術(shù)與自研的高效 Debug 模塊。
豐富的自研接口 IP PHY 子板
