芯動科技資深營銷經(jīng)理韓輝表示，在變化莫測的高科技市場中,，高端芯片投資大,、風(fēng)險高，設(shè)計企業(yè)需要選擇量產(chǎn)經(jīng)驗豐富,、貼近客戶需求,、定制能力強且能兜底風(fēng)險的IP提供商，幫助產(chǎn)品實現(xiàn)強競爭力和持久生命力,。芯動科技作為一站式IP賦能型領(lǐng)軍企業(yè),，深耕高速接口17年，始終秉持著“客戶的成功就是我們的成功”理念,，與SoC企業(yè)緊密合作，提供高速接口IP的完整硬核解決方案和多種定制化合作模式,?；谑嗄晗冗M工藝定制經(jīng)驗和全球供應(yīng)鏈能力，芯動科技形成了涵蓋體系架構(gòu),、總線/內(nèi)核拼接,、IP集成/SoC集成能力,，從IP到驗證、從設(shè)計到量產(chǎn),、從芯片到系統(tǒng)的全套芯片定制量產(chǎn)服務(wù),，以IP全棧能力和芯片定制為客戶最終產(chǎn)品賦能，合作模式靈活,，可真正做到全流程加速和風(fēng)險兜底,，一站式幫助客戶解決問題。

▲芯動科技VP/技術(shù)總監(jiān)高專分享

芯動科技VP/技術(shù)總監(jiān)高專則詳細介紹了芯動核心產(chǎn)品——高速接口IP“三件套”,，包括高端DDR系列,、兼容UCIe標(biāo)準(zhǔn)的Innolink? Chiplet系列、高速SerDes系列,，全面覆蓋各大代工廠55nm到5nm工藝節(jié)點,，可根據(jù)用戶的應(yīng)用場景提供差異化定制方案，在全球范圍內(nèi)均已大規(guī)模商用落地,。芯動全系列高端DDR IP解決方案,，包括GDDR6/6X、HBM3/2e,、LPDDR5/5X/4/4X,、DDR5/4等，全面支持JEDEC各標(biāo)準(zhǔn),，均包含物理層和控制器IP,，提供高帶寬、高性能,、低功耗的一站式交鑰匙方案,，在全球范圍內(nèi)實現(xiàn)了對DDR接口技術(shù)的最全覆蓋。芯動多標(biāo)準(zhǔn)高速SerDes支持28/32 & 56/64Gbps以內(nèi)的各種串口協(xié)議,，如PCIe6/5,、PCIe4/3/2、USB4/3.x,、SATA3.1/SAS2.0,、XAUI/RXAUI、SGMII/HISGMII,、QSGMII,、RapidIO、JESD204B/C,、CEI SR/MR/LR 25/56G+等,，具有低功耗、低成本、零風(fēng)險,、快速響應(yīng),、易于集成等特點，下一代ADC DSP based 112G PAM-4SerDes也在全力研發(fā)中并擇時推出,。芯動Innolink? Chiplet IP支持硅基板,、有機物基板和PCB板三種互連模式，提供物理層方案以及PHY & Controller打包方案,，還提供封裝設(shè)計,、可靠性驗證、信號完整性分析,、DFT,、熱仿真、測試方案等全棧式服務(wù),，已經(jīng)開發(fā)和迭代3年多的Innolink? B/C技術(shù)還與去年發(fā)布的UCIe國際標(biāo)準(zhǔn)基本一致,，該方案已在芯動自研“風(fēng)華1號”GPU以及多個第三方客戶的智能處理SoC中成功實現(xiàn)商用量產(chǎn)。

▲知存科技COO兼研發(fā)副總裁殷積磊分享

知存科技COO兼研發(fā)副總裁殷積磊分享了存算一體芯片的發(fā)展和落地應(yīng)用,。存算一體是一種新型計算架構(gòu),，核心是將存儲和計算融合在一起，突破馮·諾依曼架構(gòu)瓶頸,，減少數(shù)據(jù)來回搬運的過程,，實現(xiàn)計算能效數(shù)量級提升，在人工智能,、云計算,、邊緣計算等領(lǐng)域應(yīng)用前景廣闊。知存科技擁有業(yè)內(nèi)領(lǐng)先的存算一體技術(shù),，具備多種適合存內(nèi)計算的非易失性存儲器工藝研發(fā)經(jīng)驗,，構(gòu)建了WTIN Mapper編譯器、工具鏈,、存內(nèi)計算電路設(shè)計,、多核運算等完善的存算一體開發(fā)生態(tài)?；谧匝蠱emCore技術(shù),，知存科技針對端側(cè)AI計算市場打造了全球首顆存內(nèi)計算SoC芯片，具備大算力,、高能效,、低功耗、多應(yīng)用等優(yōu)勢,，AI算力相較于可穿戴設(shè)備現(xiàn)有芯片有數(shù)十倍到百倍的提升,。

▲創(chuàng)飛芯科技工藝總監(jiān)賈宬分享

創(chuàng)飛芯科技工藝總監(jiān)賈宬深入介紹了公司明星產(chǎn)品——與標(biāo)準(zhǔn)CMOS工藝完全兼容的嵌入式OTP IP核,。在100%CMOS工藝兼容,、完全定制設(shè)計,、OTP核面積更小、超高可靠性,、卓越性能五大核心優(yōu)勢的加持下,，OTP IP核已在不同世代CMOS邏輯/高壓工藝驗證 (0.18/0.16/0.13/0.11um及90/65/55/40/28/22/12/7nm)，可在無需增加工藝步驟及光刻掩模版數(shù)量,，無需開發(fā)專用工藝或器件條件下,，直接應(yīng)用于其它類似CMOS工藝?yán)缁旌夏Ｊ健⑸漕l,、 模擬,、高壓、CMOS圖像傳感器和嵌入式Flash或EEPROM存儲器工藝,，是公司最為核心和體現(xiàn)技術(shù)實力的產(chǎn)品之一,。