芯動科技高性能鎖相環(huán)（PLL）是一種高速、低抖動的頻率合成器,，作為 IP 模塊開發(fā),，旨在縮短模擬前端設計開發(fā)中的上市時間,、降低風險和成本,。它可以基于超寬輸入范圍的時鐘生成穩(wěn)定的高速時鐘,。憑借出色的電源噪聲抑制能力,，該 PLL 非常適合在嘈雜的混合信號 SOC 環(huán)境中使用,。該 PLL 集成了鑒頻鑒相器（PFD）、低通濾波器（LPF）,、壓控振蕩器（Voltage Controlled Oscillator）和其他相關電路,。所有基本構建模塊和完全的可編程分頻器都集成在其核心中。
芯動科技的低功耗分數(shù) N/SSCG PLL 專為需要電源敏感性設計的物聯(lián)網(wǎng),、移動設備和其他低功耗應用而設計,，這些應用需要非整數(shù)時鐘倍頻、可編程時鐘合成,、時鐘跟蹤或動態(tài)微調,，以及擴頻時鐘生成。該 PLL 專為數(shù)字邏輯工藝設計,，采用穩(wěn)健的設計技術,，能夠在嘈雜的 SoC 環(huán)境中工作，如高速通信或低功耗消費類設備或存儲器,。
