芯動(dòng)科技高性能鎖相環(huán)（PLL）是一種高速、低抖動(dòng)的頻率合成器，作為 IP 模塊開發(fā)，旨在縮短模擬前端設(shè)計(jì)開發(fā)中的上市時(shí)間、降低風(fēng)險(xiǎn)和成本。它可以基于超寬輸入范圍的時(shí)鐘生成穩(wěn)定的高速時(shí)鐘。憑借出色的電源噪聲抑制能力，該 PLL 非常適合在嘈雜的混合信號(hào) SOC 環(huán)境中使用。該 PLL 集成了鑒頻鑒相器（PFD）、低通濾波器（LPF）、壓控振蕩器（Voltage Controlled Oscillator）和其他相關(guān)電路。所有基本構(gòu)建模塊和完全的可編程分頻器都集成在其核心中。
芯動(dòng)科技的低功耗分?jǐn)?shù) N/SSCG PLL 專為需要電源敏感性設(shè)計(jì)的物聯(lián)網(wǎng)、移動(dòng)設(shè)備和其他低功耗應(yīng)用而設(shè)計(jì)，這些應(yīng)用需要非整數(shù)時(shí)鐘倍頻、可編程時(shí)鐘合成、時(shí)鐘跟蹤或動(dòng)態(tài)微調(diào)，以及擴(kuò)頻時(shí)鐘生成。該 PLL 專為數(shù)字邏輯工藝設(shè)計(jì)，采用穩(wěn)健的設(shè)計(jì)技術(shù)，能夠在嘈雜的 SoC 環(huán)境中工作，如高速通信或低功耗消費(fèi)類設(shè)備或存儲(chǔ)器。
