芯動科技DDR混合信號 IP，LPDDR5/5x/4/4x PHY 和控制器， 為 IC 設計提供一站式物理接口解決方案。該 IP 兼容 JEDEC 標準，支持所有市場上的 LPDDR5/5x/4/4x SDRAM 組件。針對低功耗和高速應用進行優(yōu)化，具備穩(wěn)健的時序特性和較小的硅片面積。DDR PHY 組件包含 DDR 專用高性能 I/O、關鍵時序同步模塊 (TSM) 以及具有可編程精細粒度控制的低功耗、低抖動 DLL，以支持上述 DDR 設備接口。
芯動科技的所有 PHY 都預先組裝了 .lib、LEF 和 GDS文件，便于與任何現(xiàn)有 SoC 設計集成。 DDR 總線寬度可以從 8 位擴展到 64 位或更多。我們很樂意為客戶預先組裝每個 PHY，使集成變得更加簡單。
DDR IP 解決方案包括 DDR 控制器和 PHY，支持 LPDDR5/5x/4/4x。PHY 支持可配置的時序和驅動強度參數(shù)，能夠與各種 SDRAM 接口兼容，靈活性極高。同時，支持高級命令功能顯著提高 SDRAM運行效率。
