芯動(dòng)科技DDR混合信號(hào) IP，LPDDR5/5x/4/4x PHY 和控制器， 為 IC 設(shè)計(jì)提供一站式物理接口解決方案。該 IP 兼容 JEDEC 標(biāo)準(zhǔn)，支持所有市場(chǎng)上的 LPDDR5/5x/4/4x SDRAM 組件。針對(duì)低功耗和高速應(yīng)用進(jìn)行優(yōu)化，具備穩(wěn)健的時(shí)序特性和較小的硅片面積。DDR PHY 組件包含 DDR 專用高性能 I/O、關(guān)鍵時(shí)序同步模塊 (TSM) 以及具有可編程精細(xì)粒度控制的低功耗、低抖動(dòng) DLL，以支持上述 DDR 設(shè)備接口。
芯動(dòng)科技的所有 PHY 都預(yù)先組裝了 .lib、LEF 和 GDS文件，便于與任何現(xiàn)有 SoC 設(shè)計(jì)集成。 DDR 總線寬度可以從 8 位擴(kuò)展到 64 位或更多。我們很樂(lè)意為客戶預(yù)先組裝每個(gè) PHY，使集成變得更加簡(jiǎn)單。
DDR IP 解決方案包括 DDR 控制器和 PHY，支持 LPDDR5/5x/4/4x。PHY 支持可配置的時(shí)序和驅(qū)動(dòng)強(qiáng)度參數(shù)，能夠與各種 SDRAM 接口兼容，靈活性極高。同時(shí)，支持高級(jí)命令功能顯著提高 SDRAM運(yùn)行效率。
