芯動科技 UCIe Chiplet IP 提供先進的 Chiplet 解決方案，使大量低延遲數(shù)據(jù)能夠像在同一條總線上一樣，在較小芯片之間無縫傳輸。Chiplet 是指組成大芯片的獨立功能塊，在異構集成時代實現(xiàn)性能和效率提升中具有關鍵作用。這一解決方案在數(shù)據(jù)中心、網(wǎng)絡、5G、高性能計算（HPC） 和人工智能（AI） 應用中，是實現(xiàn)高效低成本的裸片到裸片 (Die-to-Die，D2D)、芯片到芯片 (Chip-to-Chip，C2C)、板到板 (Board-to-Board，B2B) 和封裝到封裝 (Package-to-Package，P2P) 連接的關鍵推動力。
芯動科技 UCIe Chiplet IP 旨在最大化裸片/芯片/板/封裝之間的帶寬，相較于現(xiàn)有的其他接口，它具有更低的功耗和更小的面積。 通過三種互連方案（A/B/C），InnolinkTM IP 可根據(jù)客戶的不同需求進行定制，并提供易于使用的系統(tǒng)接口。其架構具有高度的可編程性和靈活性，能夠在保障信號完整性和低延遲的同時，實現(xiàn)高達 1.5Tbps 以上的優(yōu)化帶寬。采用 INNOLINK? IP 將極大地提升高性能計算 ASIC/FPGA 的性能，如 CPU、GPU、AI 加速器等。
