芯動(dòng)科技 UCIe Chiplet IP 提供先進(jìn)的 Chiplet 解決方案,，使大量低延遲數(shù)據(jù)能夠像在同一條總線上一樣,，在較小芯片之間無(wú)縫傳輸,。Chiplet 是指組成大芯片的獨(dú)立功能塊，在異構(gòu)集成時(shí)代實(shí)現(xiàn)性能和效率提升中具有關(guān)鍵作用,。這一解決方案在數(shù)據(jù)中心、網(wǎng)絡(luò)、5G,、高性能計(jì)算（HPC） 和人工智能（AI） 應(yīng)用中,，是實(shí)現(xiàn)高效低成本的裸片到裸片 (Die-to-Die,，D2D)、芯片到芯片 (Chip-to-Chip,，C2C),、板到板 (Board-to-Board，B2B) 和封裝到封裝 (Package-to-Package,，P2P) 連接的關(guān)鍵推動(dòng)力,。
芯動(dòng)科技 UCIe Chiplet IP 旨在最大化裸片/芯片/板/封裝之間的帶寬，相較于現(xiàn)有的其他接口,，它具有更低的功耗和更小的面積,。 通過(guò)三種互連方案（A/B/C），InnolinkTM IP 可根據(jù)客戶的不同需求進(jìn)行定制,，并提供易于使用的系統(tǒng)接口,。其架構(gòu)具有高度的可編程性和靈活性，能夠在保障信號(hào)完整性和低延遲的同時(shí),，實(shí)現(xiàn)高達(dá) 1.5Tbps 以上的優(yōu)化帶寬,。采用 INNOLINK? IP 將極大地提升高性能計(jì)算 ASIC/FPGA 的性能，如 CPU,、GPU,、AI 加速器等。
