高性能計(jì)算芯片（HPC）是一種專(zhuān)為執(zhí)行復(fù)雜密集數(shù)據(jù)的高速計(jì)算而設(shè)計(jì)的處理加速器。此類(lèi)芯片通常用于 AI 訓(xùn)練和推理、科學(xué)研究、云計(jì)算和其他具有高計(jì)算要求任務(wù)的數(shù)據(jù)中心。HPC 芯片旨在最大限度地提高性能、能效和可擴(kuò)展性，以高效處理大規(guī)模計(jì)算。芯動(dòng)科技可為客戶(hù)提供先進(jìn)的計(jì)算核心，以及 HPC 所需的高性能接口 IP（DRAM\Chiplet\Serdes），確保芯片實(shí)現(xiàn)高算力和高帶寬傳輸。同時(shí)，我們的算法和軟件專(zhuān)家還將幫助客戶(hù)快速部署計(jì)算任務(wù)，實(shí)現(xiàn)早期產(chǎn)品盡早落地。
HPC框圖
DDR3/4/5 CTRL+PHY：6.4Gbps
MCR DDR5 CTRL+PHY：8.8~12.8Gbps
GDDR6/7 CTRL+PHY：24/32Gbps
HBM3e/3/2e CTRL+PHY：9.6Gbps
INNOLINK/UCIe CTRL+PHY：Maximum 24Gbps
PCIe Gen5/CXL CTRL+PHY: Maximum 32Gbps per lane
Ethernet CTRL+PHY: Maximum 50Gbps
算力可定制的自研計(jì)算 IP（GPU\NPU等）
基于拓?fù)浠?Mesh 架構(gòu)的 NoC 總線設(shè)計(jì)能力
滿足特定應(yīng)用和極致 PPA 指標(biāo)的軟硬件一體架構(gòu)設(shè)計(jì)
多元的驗(yàn)證方法與平臺(tái)：Simulation | Formal | EMU | FPGA
豐富的先進(jìn)工藝后端物理設(shè)計(jì)經(jīng)驗(yàn)，滿足高密度指標(biāo)
高覆蓋率 DFT 設(shè)計(jì)
封裝和 EVB 設(shè)計(jì)及系統(tǒng) SI/PI 仿真。
軟件 SDK 和編譯器交付
芯片測(cè)試程序開(kāi)發(fā)
量產(chǎn)測(cè)試實(shí)施
