2024年4月到5月，芯動(dòng)科技攜帶核心產(chǎn)品HPC“ IP三件套”接連參加了TSMC技術(shù)研討會(huì)北美站（santa clara）,、奧斯汀站,、波士頓站、歐洲站,、臺(tái)灣站,、上海站；Design & Reuse北美站等多項(xiàng)國際展會(huì),，在市場上掀起一股“芯動(dòng)旋風(fēng)”,。

TSMC系列研討會(huì)：與國際巨頭同臺(tái)競技

圖為：芯動(dòng)科技參加系列國際展會(huì)

4月24日,，北美站；5月2日,，奧斯汀站,；5月9日，波士頓站,；5月14日,，歐洲站；5月23日,，臺(tái)灣站,；5月28日,，上海站……作為臺(tái)積電（TSMC）簽約合作伙伴,，芯動(dòng)科技全程參與臺(tái)積電2024全球技術(shù)研討大會(huì)，并攜帶自主研發(fā)的AI大模型“IP 三件套”參展,，與國際芯片設(shè)計(jì)巨頭同臺(tái)競技,，共話前沿硬科技。

國內(nèi)外AI大模型風(fēng)起云涌,，并迅速在各行各業(yè)落地應(yīng)用,。芯動(dòng)科技針對(duì)AI大模型市場，自主研發(fā)HPC “IP三件套”：國內(nèi)唯一經(jīng)過硅驗(yàn)證的HBM3E Combo IP,，也是全球唯一HBM3E/2E兼容的IP,；全球首發(fā)、速度最快的GDDR6X/6 Combo IP,；唯一兼容UCIe國際標(biāo)準(zhǔn)同時(shí)支持中國自主標(biāo)準(zhǔn)的Chiplet技術(shù),，以及對(duì)標(biāo)國際頂級(jí)水平的Serdes/PCIE5.0技術(shù)。

這些產(chǎn)品均符合國際先進(jìn)標(biāo)準(zhǔn),，協(xié)議覆蓋全面,，同時(shí)覆蓋全球各大代工廠55nm到3nm主流工藝，甫一亮相就吸引了眾多關(guān)注的目光,。

Design & Reuse IP SOC Days北美站：向世界推介芯動(dòng)

圖為：芯動(dòng)科技參加系列國際展會(huì)

4月25日,，在Design & Reuse IP SOC Days北美站，芯動(dòng)科技不僅展出了核心產(chǎn)品——芯動(dòng)HPC ”IP三件套”,，CEO Gordon還做了題為《High Performance UCIe Chiplet and Memory Subsystems Optimized to Turbo Charge Next Gen AI-SOC》的演講,，向來自全球各地的與會(huì)者介紹了芯動(dòng)科技的發(fā)展歷程、核心產(chǎn)品以及關(guān)鍵前沿技術(shù),，并對(duì)AI大模型的發(fā)展及應(yīng)用前景,、關(guān)鍵技術(shù)發(fā)展做了生動(dòng)而科學(xué)的展望和描繪。